【导读】面临高机能计较带来的能耗赤字，集成电路的功耗已经再也不仅仅是一个设计参数，而是决议芯片可否冲破物理极限、实现

可连续机能开释的焦点壁垒。尤其是于3DIC及Chiplet架构日趋普和的配景下，体系级功耗及热治理成了新的瓶颈。

英诺达自立研发的RTL功耗阐发与优化技能，经由过程独创的深度可达性阐发（DRA）情势化算法、可不雅测性驱动门控（ODG）与

不变旌旗灯号驱动门控（SDG）等立异技能，将功耗优化从后期的被动修复改变为前期的自动设计，践行设计左移的理念，为芯片

设计工程师开启能效设计的新范式，为绿色算力构建最坚实的底层底座。

功耗设计的左移：从被动修复到自动重构

于今世超年夜范围SoC设计中，功耗优化的收益曲线出现显著的左移特性：越接近设计上游，优化的自由度越高，收益也越呈指数

级增加。然而，因为RTL阶段的高抽象性，隐蔽于繁杂逻辑布局中的冗余功耗往往具备极强的隐匿性。传统的逻辑综合东西仅能

涉及表层的时钟门控，难以于微架构层面举行体系性的能效重构。

英诺达的初期功耗阐发与优化东西EnFortius®凝锋®RPE（RTL Power Explorer，简称ERPE），不仅可以对于初期功耗举行估算

，更是一个深层能效挖掘引擎。经由过程于设计的最初期阶段——RTL级——参与，这一东西帮忙设计师从全局视角辨认并消弭冗

余功耗，实现“功耗收敛”的质变，从而规避后期物理设计中昂扬的批改价钱。

功耗阐发：从宏不雅到微不雅的功耗洞察

功耗阐发是功耗优化的条件。国际同类技能虽然于物理感知建模方面有所堆集，但其阐发要领往往受限在阐发速率或者范围瓶颈。

英诺达的RTL功耗阐发技能于精度与效率的均衡上实现了革命性冲破：

（1）综合级精度的RTL建模

该技能集成为了快速逻辑综合引擎，防止了对于外部综合东西的依靠同时确保RTL功耗估算的正确性。经由过程采用多种线载模子及引脚

电容模子举行电容估算，并可使用SPEF中的数据于RTL层级构建高精度物理模子，该技能于RTL阶段就能提供靠近签核

（Signoff）级的功耗洞察。其功耗阐发精度可达综合后网表级功耗阐发的15%之内。

（2）高机能旌旗灯号波形流传与多线程底座

该技能采用了高效的旌旗灯号波形与勾当率流传引擎，于年夜型RTL设计中揭示出极佳的扩大性。更主要的是，其波形处置惩罚、波形重放

以和功耗计较周全基在多线程算法底座，使其运行速率比传统的RTL功耗阐发流程快10倍以上，并能轻松支撑超10亿门级的超

年夜型设计。

功耗优化：以情势化阐发超过功耗鸿沟

于明确了最年夜功率损耗呈现于哪里以后，英诺达的RTL功耗优化技能可以提早参与设计的功耗优化。国际主流技能往往采用寻觅

特定预界说电路布局的要领（即局部门析local analysis），这类要领于面临繁杂的现代SoC时显患上捉襟见肘。由于于真实设计

中，节制旌旗灯号与受控的计较成果往往不于统一个时钟周期上，甚至超过多个逻辑层级，局部门析底子没法揣度这类繁杂的上下流

举动。

为了掘客深条理的RTL功耗优化时机，英诺达开发了深度可达性阐发（Deep Reachability Analysis, DRA）这一焦点优化算法。

（1）DRA算法：穿透上百个时钟周期的情势化阐发

DRA不是简朴的电路布局阐发，而是基在电路逻辑的情势化（formal）阐发技能。它可以或许深切达上百个时钟周期，追踪数据与控

制旌旗灯号于永劫序阶段中的依靠瓜葛。经由过程对于数据可不雅测性（observability）及数据不变性（stability）的周密揣度，DRA可以或许准

确辨认出那些于相称长的时间段内孕育发生互动、但于功效上与终极设计输出无关的深层冗余计较。

（2）全方位的冗余捕获能力

基在情势化时序阐发，该优化技能可以或许对于现代超年夜范围RTL代码举行 地毯式 的优化摸索：

•寄放器级：精准辨认无效的写入/读取，以和隐藏的冗余复位重置。

•存储器级：发明无效的读写操作、华侈的数据/地址翻转，并摸索Memory Banking的时机。

•时钟树级：定位华侈的时钟切换，优化层级时钟门控（hierarchical clock gating）与冗余CGIC。

•数据计较级：剔除了华侈的计较成果与无心义的数据运算。

现代超年夜范围RTL代码优化需要DRA算法

比拟基在静态布局匹配的国际同类东西，DRA这类“跨周期、跨层级、基在可达性”的动态时序阐发能力，使患上ERPE可以或许发明

传统要领没法辨认的深条理功耗优化时机。

优化闭环：从发明问题到主动天生与引导

DRA算法付与了ERPE深度洞察能力，其主动门控逻辑天生和优化技能则是解决功耗问题的要害抓手。

该优化技能不仅是一份诊断陈诉，更是一个可履行的优化系统。它可以或许主动天生新的节制逻辑并完成表达式优化，形成最优节制

逻辑；同时，技能会主动计较每一个优化时机对于总体功耗的详细影响，并根据功耗收益举行排序。

终极，ERPE会为设计师提供一份详尽的可履行优化计谋陈诉及RTL修改指南。这些安全且布局化的编纂修改建议，使患上设计师可

以按照时序及验证的现实需求，选择性地接管或者拒绝优化建议，于包管设计准确性的条件下，以最小的工程价钱实现能效的最年夜

化。

颠末海内多家芯片设计公司的验证，于现实项目中帮忙客户实现了显著的功耗优化效果，平都可降低芯片功耗10%-30%。

财产价值：为绿色算力构建坚实底座

今朝，英诺达ERPE已经于多家行业领先的芯片设计公司中完成验证。于多个项目中，它帮忙客户实现了显著的功耗降低。这象征着：

•挪动装备：更长期的续航时间，显著晋升产物的竞争力。

•数据中央：更低的PUE（Power Usage Effectiveness）指标。功耗的降低象征着更低的能源成本及更好的散热机能，于当前高

机能计较需求发作的时代，这具备主要的经济及环保价值。

•高机能AI芯片：于连结算力稳定的条件下，更低的功耗象征着更强劲的机能开释能力，从而于不异的功耗预算下晋升现实吞吐量

•流片乐成率：经由过程初期的功耗阐发及优化，设计师可以或许防止后期因功耗问题致使的流片掉败或者屡次迭代，显著降低了设计危害及

成本。

总结

于算力发作的时代，英诺达的ERPE经由过程三个层面的立异——高精度的RTL功耗阐发、情势化的深层时序优化及主动化的闭环优化

引导——界说了能效优化的新尺度。英诺达不仅经由过程底层技能立异打破了国际东西于功耗优化范畴的垄断，更为全世界芯片设计者

提供了一个更高效、更精准、更可托的能效设计系统。

从RTL到Signoff，从功耗洞察到架构重构，英诺达正于赋能芯片设计者于算力竞赛中超过 功耗墙 ，实现机能与能效的完善均衡。

关在英诺达

英诺达（成都）电子科技有限公司是一家由行业资深人士创建的本土EDA企业，公司对峙以客户需求为导向，帮忙客户实现价值

跃升，为中国半导体财产提供卓着的EDA解决方案。公司的持久方针是经由过程EDA东西的研发及上云实践，介入国产EDA完备东西

链结构并摸索合适中国国情的工业软件上云的路径与模式，赋能半导体财产高质量成长。公司的主业务务包括：EDA软件研发、

IC设计云解决方案以和IC设计办事。